


9. Problemas


❖ Diseño 1. Buffer de tres estados de n bits.

- Describir en VHDL el buffer de tres estados de n bits de la figura. **Din** son las entradas del buffer, **Dout** las patillas de salida y **OE** la entrada de habilitación de las salidas.




9. Problemas

Sumador binario



❖ Diseño 2. Sumador binario de n bits.

- Describir en VHDL mediante un bucle for loop el sumador binario de la figura.
- Se realizará a partir de n sumadores completos de 1 bit con propagación de acarreo en serie, tal y como se vio en la asignatura FEC, el cual se muestra en la figura adjunta.




9. Problemas

❖ Diseño 2. Sumador binario de n bits (continuación)

- Funciones lógicas de las salidas del sumador completo.

Representación a nivel de bloque



	bC_n			
a	00	01	11	10
0			1	
1		1	1	1

$$C_{n+1} = ab + aC_n + bC_n$$

Tabla de verdad

a	b	C_n	C_{n+1}	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

	bC_n			
a	00	01	11	10
0		1		1
1	1		1	

$$S = a\bar{b}\bar{C}_n + abC_n + \bar{a}bC_n + \bar{a}b\bar{C}_n$$


$$= a \oplus b \oplus C_n$$

9. Problemas

❖ Diseño 3. Latch transparente de n bits.

- Describir en VHDL el latch D transparente de n bits de la figura.
 - ✓ **En** es la entrada de habilitación.
 - ✓ Es activa a nivel lógico alto


Latch D de n bits



9. Problemas


❖ Diseño 4. Registro universal de n bits.

Registro universal de n bits



- Describir en VHDL el registro universal de n bits con patillas de datos bidireccionales de la figura.
 - ✓ Clear es la entrada de puesta a cero asíncrona.
 - ✓ OE es la entrada de habilitación de las salidas de datos.
 - ✓ Se tendrá en cuenta que las patillas de datos se conectan a un bus, por lo que la entrada y salida de datos del registro se hacen a través de éste.
 - ✓ ESDI es la entrada serie del desplazamiento a la izquierda y ESDD la entrada serie del desplazamiento a la derecha.
 - ✓ Las entradas Sel determinan el modo de funcionamiento del registro en base a la siguiente tabla:

Carga paralela




Sel(1)	Sel(0)	Modo de funcionamiento
0	0	Mantiene su contenido
0	1	Desplazamiento a la derecha
1	0	Desplazamiento a la izquierda
1	1	Carga paralela

1,2 GHz/cot

9. Problemas


❖ Diseño 5. Comparador de magnitud de n bits.

- Describir en VHDL el comparador de magnitud de la figura.
 - ✓ El comparador pondrá en su salida Y el número de mayor magnitud aplicado en sus tres entradas, A, B y C.
 - ✓ La descripción se realizará para un comparador de n bits.



9. Problemas


❖ Diseño 6. SRAM de $2^n \times m$



- Describir en VHDL la SRAM (Memoria de Acceso Aleatorio Estática) de la figura.
 - ✓ Se trata de las SRAM típicas que contienen las FPGAs, en las cuales la escritura es síncrona, y tienen patillas independientes para la entrada de datos en la operación de escritura (Din) y para la salida de datos en la operación de lectura (Dout).
 - ✓ La descripción debe de hacerse de forma genérica para una memoria de n bits de direcciones y m bits de tamaño de palabra.
 - ✓ CS (Chip Select) es la entrada de selección de la memoria. Para que se pueda realizar una operación de lectura o escritura, CS tiene que estar activa.
 - ✓ Si se produce un flanco de subida en Clk y WR está activa, se almacena en la palabra seleccionada por las líneas de direcciones (A) el dato de entrada (Din).
 - ✓ Si se activa CS la SRAM pone en sus patillas de datos de salida (Dout) el contenido de la palabra seleccionada por las líneas de direcciones A.
 - ✓ Si CS está desactiva las patillas de datos están a cero.

9. Problemas

❖ Diseño 7. Contador binario reversible de n bits



- Describir en VHDL el contador binario reversible de n bits con carga paralela.
 - ✓ Clear es la entrada de puesta a cero asíncrona.
 - ✓ Load es la entrada de control para la carga paralela. Si Load se activa y Clear está desactiva el contador realiza la carga síncrona, es decir la cuenta (salida de contador) es igual a las entradas de datos de la carga paralela (E).
 - ✓ Ena es la entrada de habilitación de la cuenta.
 - ✓ Por tanto, el contador actualizará su cuenta sólo si Load está desactiva y Ena activa.
 - ✓ Sel indica la dirección de la cuenta, de forma que si se pone a 0 se selecciona la cuenta ascendente.
 - ✓ Carry es la salida de acarreo, que se activará sólo cuando esté la cuenta habilitada y el contador en su cuenta final, que dependerá de la dirección de la cuenta seleccionada por Sel (ascendente o descendente).